PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001117650 A

(43) Date of publication of application: 27.04.01

(51) Int. CI

G05F 1/56 G05F 3/26 H02J 1/00

(21) Application number: 2000221725

(22) Date of filing: 24.07.00

(30) Priority: 06.08.99 JP 11224511

(71) Applicant:

RICOH CO LTD

(72) Inventor:

MANABE SHINYA YOSHII KOJI

(54) FIXED VOLTAGE POWER SOURCE


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a fixed voltage power source for controlling current to be consumed by a VR, according to the state of a load.

SOLUTION: This fixed voltage power source is provided with a high-speed voltage stabilizing part 29a equipped with an operating amplifier 33a, whose current consumption is large and a low speed voltage stabilizing part 29b equipped with an operating amplifier 33b whose current consumption is small. The output terminal of the operating amplifier 33a is connected through a switching means 37a, and the output terminal of the operating amplifier 33b is connected via a switching means 37b with the gate electrode of an output transistor 25. The switching means 37a and 37b are controlled by a switching- logic circuit 39, and when a load 3 is in an active mode, the high-speed voltage stabilizing part 29a is turned on, and when the load 3 is in a sleep mode, the low-speed voltage stabilizing part 29b is turned on. The switching logic circuit 39 generates a block in which the high speed voltage stabilizing part 29a and the low speed voltage stabilizing part 29b are

simultaneously turned on at mode switching.

COPYRIGHT: (C)2001,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-117650 (P2001-117650A)

(43)公開日 平成13年4月27日(2001.4.27)

(51) Int.Cl. ⁷		識別記号	F I		テーマコート [*] (参考)
G05F	1/56	3 1 0	G05F 1/	/56 3 1 0 V	
	•			3 1 0 K	
	3/26		3/	/26	
H 0 2 J	1/00	307	H 0 2 J 1/	/00 3 0 7 F	

審査請求 未請求 請求項の数8 OL (全 10 頁)


		不明工备	木明水 明水填砂数 6 UL (主 IV 貝)
(21)出願番号	特願2000-221725(P2000-221725)	(71)出願人	000006747
			株式会社リコー
(22)出願日	平成12年7月24日(2000.7.24)	·	東京都大田区中馬込1丁目3番6号
		(72)発明者	真鍋 晋也
(31)優先権主張番号	特願平11-224511		東京都大田区中馬込1丁目3番6号 株式
(32)優先日	平成11年8月6日(1999.8.6)		会社リコー内
(33)優先権主張国	日本 (JP)	(72)発明者	吉井 宏治
	,	ŀ	東京都大田区中馬込1丁目3番6号 株式
•			会社リコー内
		(74)代理人	100085464
			弁理士 野口 繁雄

(54) 【発明の名称】 定電圧電源

(57)【要約】

【課題】 負荷の状態に応じてVRで消費する電流を制 御することができる定電圧電源を提供する。

【解決手段】 VR21には、消費電流が大きいオペアンプ33aを備えた高速電圧安定部29aと、消費電流が小さいオペアンプ33bを備えた低速電圧安定部29bが設けられている。オペアンプ33bの出力端子は切替え手段37aを介して、出力トランジスタ25のゲート電極に接続されている。切替え手段37a,37bは、切替え論理回路39により制御され、負荷3がアクティブモードのときは高速電圧安定部29aがオンになり、負荷3がスリープモードのときは低速電圧安定部29bがオンになる。切替え論理回路39は、モード切替えの際、高速電圧安定部29a及び低速電圧安定部29bが同時にオンする区間を生成する。



【特許請求の範囲】

【請求項1】 動作状態と待機状態との切替えを有する 負荷に電源を供給する定電圧電源において、

第1のオペアンプの一方の入力端子に基準電圧を印加し、他方の入力端子には出力電圧を分圧した電圧を印加し、その第1のオペアンプの出力により出力トランジスタを制御する第1の定電圧回路と、

第2のオペアンプの一方の入力端子に基準電圧を印加し、他方の入力端子には出力電圧を分圧した電圧を印加し、その第2のオペアンプの出力により前記出力トランジスタを制御する第2の定電圧回路とを備え、第2の定電圧回路は第1の定電圧回路に比べて消費電流が少なくなるように構成されており、かつ、

それぞれのオペアンプごとに設けられオペアンプの出力 端子と前記出力トランジスタとの接続を切り替える切替 え手段と、

前記負荷が動作状態のときは第1の定電圧回路のオペアンプが前記出力トランジスタに接続されており、前記負荷が待機状態のときは第2の定電圧回路のオペアンプが前記出力トランジスタに接続されているように前記切替え手段を制御する切替え論理回路とを備えた定電圧電源。

【請求項2】 第1のオペアンプと第2のオペアンプは 同じ回路構成をなし、第1のオペアンプは第2のオペア ンプよりも電流供給能力の大きいトランジスタを使用し ている請求項1に記載の定電圧電源。

【請求項3】 第1のオペアンプは第2のオペアンプに 比べて出力段に電流供給能力の大きいバッファトランジ スタを備えている請求項1に記載の定電圧電源。

【請求項4】 前記切替え論理回路は、前記負荷の状態が切り替わった後、両方の定電圧回路のオペアンプがともに前記出力トランジスタに接続されている期間が存在するように、前記切替え手段を制御する請求項1から3のいずれかに記載の定電圧電源。

【請求項5】 第1の定電圧回路及び第2の定電圧回路 にはそれぞれ貫通電流を断続する断続回路が設けられて おり、

前記切替え論理回路は、前記負荷が動作状態のときは第 1の定電圧回路の断続回路がオン、第2の定電圧回路の 断続回路がオフとなり、前記負荷が待機状態のときは第 1の定電圧回路の断続回路がオフ、第2の定電圧回路の 断続回路がオンとなるように前記断続回路も制御する請 求項1から3のいずれかに記載の定電圧電源。

【請求項6】 前記切替え論理回路は、前記負荷の状態が切り替わった後、両方の定電圧回路のオペアンプがともに前記出力トランジスタに接続されており、かつ両方の定電圧回路の断続回路がともにオンとなっている期間が存在するように、前記切替え手段及び前記断続回路を制御する請求項5に記載の定電圧電源。

【請求項7】 動作状態と待機状態との切替えを有する

負荷に電源を供給するために、オペアンプの一方の入力端子に基準電圧を印加し、他方の入力端子には出力電圧を分圧した電圧を印加し、そのオペアンプの出力により出力トランジスタを制御する1個の定電圧回路を備えた定電圧電源において、

前記オペアンプの電流経路に設けられた電流容量の異なる2つのトランジスタからなる並列回路と、

前記負荷が動作状態のときは前記並列回路のトランジス タは電流容量の大きい方のトランジスタがオンとなって おり、前記負荷が待機状態のときは前記並列回路のトラ ンジスタは電流容量の小さい方のトランジスタがオンと なっているように前記並列回路を制御する切替え論理回 路とを備えた定電圧電源。

【請求項8】 前記切替え論理回路は、前記負荷の状態が切り替わった後、前記並列回路の両方のトランジスタがともにオンとなっている期間が存在するように、前記並列回路を制御する請求項7に記載の定電圧電源。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、定電圧電源に関し、特に、動作状態と待機状態との切替えを有する負荷に電源を供給する定電圧電源に関するものである。

[0002]

【従来の技術】携帯電話等の電源として、定電圧回路 (Voltage Regulator、以下、VRと略記する)を備え て安定した電圧を供給する定電圧電源が使用されてい る。定電圧電源は、PSRR (リップル除去率)及び負 荷過渡応答性を向上させるべく、消費電流が大きい定電 圧回路(高速VR)を備えている。そのため、例えば携 帯電話など、負荷がアクティブモード (動作状態) とス リープモード(待機状態)とを有する機器に適用された 場合、高いPSRR及び負荷過渡応答性を必要としない スリープモードでは消費電流の無駄が大きくなる。そこ で、高速VRと、PSRR及び負荷過渡応答性は劣る が、消費電流を抑制したVR(低速VR)とを備え、負 荷の状態に応じてVRを切り替える機能を有する定電圧 電源が考えられる。低速VRでは、消費電流の抑制によ りPSRRや負荷過渡応答性は低下するが、負荷がスリ ープモードでは問題はない。

【0003】高速VRと低速VRとを備えた定電圧電源を構成しようとすると、図1の構成が考えられる。電源1からの電源を負荷3に安定して供給すべく、高速VR5aと低速VR5bが設けられている。例えば高速VR5aと低速VR5bはトランジスタのサイズは異なるが同じ構成をもち、高速VR5aでは電流供給能力が大きいトランジスタのサイズが用いられている。高速VR5aと低速VR5bは、電源1が接続される入力端子(Vbat)7a又は7b、基準電圧部(Vref)9a又は9b、オペアンプ(OPAMP)11a又は11b、PチャネルMOSトランジスタからなる出力トランジス

夕(DRV) 13a又は13b、分圧抵抗R1, R2又はR3, R4及び出力端子(Vout) 15a又は15bを備えている。

【0004】高速VR5aのオペアンプ11aでは、出力端子が出力トランジスタ13aのゲート電極に接続され、反転入力端子に基準電圧部9aから基準電圧Vrefが印加され、非反転入力端子に出力電圧Voutを抵抗R1とR2で分圧した電圧が印加され、出力電圧Voutが抵抗R1とR2により分圧された電圧が基準電圧に等しくなるように制御される。

【0005】破線でそれぞれ囲まれた高速VR5aと低 速VR5bは、別々のチップ上に形成されている。高速 VR5aと低速VR5bの出力端子15a, 15bは、 切替え手段17を介して、負荷3に接続される。負荷3 は、消費電流が数十mAのアクティブモードと数十µA のスリープモードの切替えを有する。負荷3には、切替 え手段17に切替え信号を出力する切替え論理回路(切 替えLOGIC) 19が接続されている。切替え論理回 路19は、負荷3がアクティブモードのときには切替え 信号"H"を、スリープモードのときには切替え信号" L"を切替え手段17に出力する。切替え手段17は、 切替え信号"H"が入力されると高速VR5aの出力端 子15aと負荷3を接続し、切替え信号"L"が入力さ れると低速VR5aの出力端子15bと負荷3を接続す る。このようにして、負荷3の状態に応じて高速VR5 a又は低速VR5bを選択する。高速VR5a及び低速 VR5bは非選択時にはスタンバイ状態になり、そのと きの消費電流は1 µ A以下である。このように、負荷3 がアクティブモードのときは高速VR5aを選択し、ス リープモードのときは低速VR5bを選択することによ り、消費電流を抑制することができる。

[0006]

【発明が解決しようとする課題】しかし、図1の構成では、高速VR5aと低速VR5bの切替えにおいて、高速VR5a、低速VR5b及び切替え手段17を1チップに搭載する場合、大きな面積を必要とする2個の出力トランジスタ13a,13bと同等え手段17は、出力トランジスタ13a,13bと同等の電流を流せる能力が必要であるので、低抵抗にするために大きな面積を必要とする。このように、切替え手段を含んで1チップにする場合にはチップ面積が増大する。そこで本発明は、上記のような不具合を生じることなく、負荷の状態に応じてVRで消費する電流を抑制することができる定電圧電源を提供することを目的とするものである。

[0007]

【課題を解決するための手段】本発明の第1の局面は、 動作状態と待機状態との切替えを有する負荷に電源を供 給する定電圧電源であって、第1のオペアンプの一方の 入力端子に基準電圧を印加し、他方の入力端子には出力

電圧を分圧した電圧を印加し、その第1のオペアンプの 出力により出力トランジスタを制御する第1の定電圧回 路と、第2のオペアンプの一方の入力端子に基準電圧を 印加し、他方の入力端子には出力電圧を分圧した電圧を 印加し、その第2のオペアンプの出力により第1の定電 圧回路と共通の前記出力トランジスタを制御する第2の 定電圧回路とを備え、第2の定電圧回路は第1の定電圧 回路に比べて消費電流が少なくなるように構成されてお り、かつ、それぞれのオペアンプごとに設けられオペア ンプの出力端子と前記出力トランジスタとの接続を切り 替える切替え手段と、負荷が動作状態のときは第1の定 電圧回路のオペアンプが前記出力トランジスタに接続さ れており、負荷が待機状態のときは第2の定電圧回路の オペアンプが前記出力トランジスタに接続されているよ うに切替え手段を制御する切替え論理回路とを備えたも のである。

【0008】負荷が動作状態のときは第1のオペアンプの出力により出力トランジスタを制御し、負荷が待機状態のときは消費電流が少ない第2のオペアンプの出力により出力トランジスタを制御するようにしたので、消費電流を抑制することができる。さらに、出力トランジスタは第1の定電圧回路と第2の定電圧回路とで共通なので、1チップにする場合のチップ面積の増大を抑制することができる。さらに、切替え手段は出力トランジスタを制御する制御信号の接続及び切断の切替えを制御するものなので小さな面積で実現することができ、2個の切替え手段を設けるとしても、1チップにする場合にチップ面積が増大する程度を抑制することができる。

【0009】本発明の第2の局面は、動作状態と待機状態との切替えを有する負荷に電源を供給するために、オペアンプの一方の入力端子に基準電圧を印加し、他方の入力端子には出力電圧を分圧した電圧を印加し、そのオペアンプの出力により出力トランジスタを制御する1個の定電圧回路を備えた定電圧電源であって、オペアンプの電流経路に設けられた電流容量の異なる2つのトランジスタからなる並列回路と、負荷が動作状態のときは並列回路のトランジスタは電流容量の大きい方のトランジスタがオンとなっており、負荷が待機状態のときは並列回路のトランジスタは電流容量の小さい方のトランジスタがオンとなっているように並列回路を制御する切替え論理回路とを備えたものである。

【0010】定電圧回路の消費電流を負荷が動作状態のときは大きくし、負荷が待機状態のときは小さくするようにしたので、消費電流を抑制することができる。さらに、オペアンプ及び出力トランジスタを1組しか備えていないので、1チップにする場合のチップ面積の増大をさらに抑制することができる。

[0011]

【発明の実施の形態】本発明の第1の局面において、第 1の定電圧回路と第2の定電圧回路の消費電流を異なら せるために、第1のオペアンプと第2のオペアンプは同 じ回路構成をなし、第1のオペアンプは第2のオペアン プよりも電流供給能力の大きいトランジスタを使用して いることが好ましい。その結果、第1のオペアンプ及び 第2のオペアンプ、ひいては定電圧電源の構成が簡単に なる。

【0012】また、第1の局面において、第1の定電圧 回路と第2の定電圧回路の消費電流を異ならせるため に、第1のオペアンプは第2のオペアンプに比べて出力 段に電流供給能力の大きいバッファトランジスタを備え ていることが好ましい。その結果、第1のオペアンプと 第2のオペアンプはバッファトランジスタを除いた部分 を同一とすることができるので、製造が容易になる。

【0013】図1の構成では、高速VR5aと低速VR5bの切替え時に、負荷3の電源となる切替え手段17の出力にノイズが発生し、そのノイズは、負荷3がリセットと認識するなどの誤動作を生じさせる原因となる。そこで第1の局面において、切替え論理回路は、負荷の状態が切り替わった後、両方の定電圧回路のオペアンプがともに出力トランジスタに接続されている期間が存在するように、切替え手段を制御することが好ましい。その結果、定電圧回路切替え時において、出力レベルが大きく変動するノイズを抑制することができる。

【0014】第2の局面においても、切替え論理回路は、負荷の状態が切り替わった後、並列回路の両方のトランジスタがともにオンとなっている期間が存在するように、並列回路を制御することが好ましい。その結果、並列回路切替え時において、出力レベルが大きく変動するノイズを抑制することができる。

【0015】また、第1の局面において、第1の定電圧 回路及び第2の定電圧回路にはそれぞれ貫通電流を断続 する断続回路が設けられており、切替え論理回路は、負 荷が動作状態のときは第1の定電圧回路の断続回路がオ ン、第2の定電圧回路の断続回路がオフとなり、負荷が 待機状態のときは第1の定電圧回路の断続回路がオフ、 第2の定電圧回路の断続回路がオンとなるように断続回 路も制御することが好ましい。その結果、第1、第2の 定電圧回路の非選択時における消費電流をさらに抑制す ることができる。

[0016]

【実施例】図2は、第1の局面の一実施例を示す回路図である。電源1からの電源を携帯電話等の負荷3に安定して供給すべく、VR21が備えられている。電源1は、VR21に設けられた入力端子(Vbat)23に接続されている。入力端子23は、PチャネルMOSトランジスタからなる出力トランジスタ(DRV)25を介して、出力端子(Vout)27に接続されている。VR21には、消費電流は大きいがPSRR及び負荷過渡応答性のよい高速電圧安定部29aと、PSRR及び負荷過渡応答性は劣るが消費電流の小さい低速電圧安定

部29bが並列に設けられている。ここで高速電圧安定 部29aにおいては低速電圧安定部29bにより電流供 給能力が大きいトランジスタのサイズが用いられてい る。この場合、高速電圧安定部29aと低速電圧安定部 29bとでは回路構成は同じだが、オペアンプに流す電 流の大きさの違いにより応答性が異なり、高速電圧安定 部29aの方が低速電圧安定部29bよりも応答性が速 い。

【0017】高速電圧安定部29aにはオペアンプ(OPAMP)33aが備えられている。オペアンプ33aの出力端子は、VR21に設けられた切替え手段37aを介して、出力トランジスタ25のゲートに接続されている。オペアンプ33aの反転入力端子にはツェナーダイオードなどにてなる基準電圧部(Vref)31aから基準電圧が印加され、非反転入力端子には出力トランジスタ25の出力電圧を分圧抵抗R1とR2で分圧した電圧が印加される。オペアンプ33a及び基準電圧部31aの電源は電源1から供給される。オペアンプ33a、基準電圧部31a及び抵抗R2のグラウンド側の端子とグラウンド間には、貫通電流のオン・オフを制御する断続回路35aとしてのPチャネルMOSトランジスタが介在している。

【0018】低速電圧安定部29bは高速電圧安定部29aと同じ構成をもち、基準電圧部31b、オペアンプ33b、断続回路35b、抵抗R3,R4が、基準電圧部31a、オペアンプ33a、断続回路35a、抵抗R1,R2に対応して設けられている。オペアンプ33bの出力端子は、VR21に設けられた切替え手段37bを介して、出力トランジスタ25のゲートに接続されている。オペアンプ33bはオペアンプ33aよりも消費電流が小さく、低速電圧安定部29bは高速電圧安定部29aよりもPSRR及び負荷過渡応答性が劣る構造になっている。

【0019】負荷3には、切替え手段37a,37bに切替え信号を出力する切替え論理回路(切替えLOGIC)39が接続されている。切替え手段37a,37bは、オペアンプ33a,33bの出力端子と出力トランジスタ25のゲート電極の接続及び切断を制御し、切替え信号"H"が入力されると接続し、切替え信号"L"が入力されると切断する。切替え論理回路39は、断続回路35a,35bの動作も制御する。この実施例において、破線で囲まれたVR21は1チップ上に形成されている。第1の定電圧回路は高速電圧安定部29a及び出力トランジスタ25により構成され、第2の定電圧回路は低速電圧安定部29b及び出力トランジスタ25により構成される。

【0020】図3は、高速電圧安定部29a及び低速電 圧安定部29bの動作シーケンスを示す波形図である。 図2及び図3を参照してこの実施例の動作を説明する。 負荷3がアクティブモード(動作状態)のときは、切替 え論理回路39により切替え手段37a及び断続回路3 5aに切替え信号"H"が出力され、切替え手段37b 及び断続回路35bに切替え信号"L"が出力される。 このとき、切替え手段37a及び断続回路35aが接続 されて高速電圧安定部29aはオンになり、切替え手段37b及び断続回路35bが切断されて低速電圧安定部29bはオフ(スタンバイ状態)になる。そして、出力トランジスタ25のゲート電極に印加される電圧は高速電圧安定部29aにより制御される。スタンバイ状態における低速電圧安定部29bの消費電流は1μA以下である。

【0021】負荷3がスリープモード(待機状態)のときは、切替え論理回路39により切替え手段37a及び断続回路35aに切替え信号"L"が出力され、切替え手段37b及び断続回路35bに切替え信号"H"が出力される。このとき、切替え手段37a及び断続回路35aが切断されて高速電圧安定部29aはオフになり、切替え手段37b及び断続回路35bが接続されて低速電圧安定部29bはオンになる。そして、出力トランジスタ25のゲート電極に印加される電圧は低速電圧安定部29bにより制御される。スタンバイ状態における高速電圧安定部29aの消費電流は1μA以下である。

【0022】図3に示すように、動作モード切替え時には、切替え論理回路39は、出力トランジスタ25の動作を制御する高速電圧安定部29a及び低速電圧安定部29bが同時にオンする区間を生成する。負荷3がアクティブモードからスリープモードに入るとき、負荷3は切替え論理回路39にモード切替え信号を送信し、それに伴って切替え論理回路39は、低速電圧安定部29bをオンにし、その後所定の時間が経過した後、高速電圧安定部29aをオフにして、低速電圧安定部29bによる制御へ切り替える。これにより、高速電圧安定部29aは非選択で、スタンバイ状態になる。

【0023】負荷3がスリープモードからアクティブモードに入るとき、負荷3は切替え論理回路39にモード切替え信号を送信し、それに伴って切替え論理回路39は、高速電圧安定部29aをオンにし、その後所定の時間が経過した後、低速電圧安定部29bをオフにして、高速電圧安定部29aによる制御へ切り替える。これにより、高速電圧安定部29bは非選択で、スタンバイ状態になる。このようにして、低速電圧安定部29b→高速電圧安定部29a、高速電圧安定部29a→低速電圧安定部29bの切替え時に同時オン状態を作ることにより、切替え時におけるVout出力の大幅な変動に伴うノイズを抑えることができる。

【0024】さらにこの実施例によれば、切替え前後の 出力電圧差を小さくできる。この実施例の出力電圧差を 図1の構成と比較する。図1の構成における出力電圧差 はVrefオフ(基準電圧オフセット電圧)+Rオフ(抵抗オフセット電圧)+OPAMPオフ(オペアンプオフセット電圧)+DRVオフ(出力トランジスタオフセット電圧)である。それに対し、この実施例における出力電圧差は、Vrefオフ+Rオフ+OPAMPオフである。すなわち、出力電圧差を出力トランジスタのオフセット電圧分だけ小さくすることができる。さらに、1チップにする場合、出力トランジスタが1つだけなので、図1の構成に比べて小面積で実現可能となる。さらに、切替え手段37a,37bは、出力トランジスタのゲート電極の制御電圧を接続及び切断するものなので大電流を流す必要がなく、小面積で実現できる。

【0025】図2の実施例では、トランジスタのサイズを変えることにより高速電圧安定部29aと低速電圧安定部29bのPSRR及び負荷過渡特性を設定しているが、本発明はこれに限定されるものではなく、分圧抵抗(帰還抵抗)R1,R2とR3,R4の抵抗値の設定により高速電圧安定部29aと低速電圧安定部29bの消費電流、すなわちPSRR及び負荷過渡特性を設定するようにしてもよい。これにより、スリープモード(待機状態)の出力電圧を変化させることができる。

【0026】また、高速電圧安定部用のオペアンプと低速電圧安定部用のオペアンプの回路構成を異ならせることによりPSRR及び負荷過渡特性を設定することもできる。図4はオペアンプを示し、(A)は高速電圧安定部用のもの、(B)は低速電圧安定部用のものを示す。これらのオペアンプを備えた定電圧電源の他の部分の構成は図2の実施例と同じである。ただし、本発明を構成するオペアンプはこれに限定されるものではなく、差動増幅回路を含むものであれば適用することができる。

【0027】(A)を参照して高速電圧安定部用のオペ アンプについて説明する。一対の差動入力用NMOSト ランジスタNCH3, NCH4のドレインがそれぞれP MOSトランジスタPCH1, PCH2を介して電源1 に接続されている。PMOSトランジスタPCH1、P CH2のゲート電極が相互に接続され、いずれか一方の 入力用NMOSトランジスタ、例えばNCH3のドレイ ンに接続されることにより、PMOSトランジスタPC H1, PCH2が負荷の役割を果たしている。入力用N MOSトランジスタNCH3のゲート電極には基準電圧 部31aの電位が入力され、入力用NMOSトランジス タNCH4のゲート電極には帰還抵抗電位(分圧抵抗R 1, R2による電位)が入力される。入力用NMOSト ランジスタNCH3,NCH4のソースは相互に接続さ れ、NMOSトランジスタNCH7を介して断続回路3 5 a に接続されている。NMOSトランジスタNCH7 のゲート電極は基準電圧部31aに接続されている。

【0028】バッファ回路を構成するPMOSトランジスタPCH8が設けられており、そのソースが電源1に接続されている。PMOSトランジスタPCH8のゲー

ト電極はPMOSトランジスタPCH2、NMOSトランジスタNCH4間の接続点NODE1に接続されている。PMOSトランジスタPCH8のドレインは、NMOSトランジスタNCH9を介して断続回路35aに接続され、NMOSトランジスタNCH9のゲート電極は基準電圧部31aに接続されている。PMOSトランジスタPCH8とNMOSトランジスタNCH9の接続点NODE2がこのオペアンプの出力端子となって切替え手段37aに接続されている。

【0029】この高速電圧安定部用のオペアンプの動作を説明する。帰還抵抗入力の電圧、すなわちNMOSトランジスタNCH4のゲート電圧が上がると、NMOSトランジスタNCH4を流れる電流量が増加し、接続点NODE1の電圧が下がり、PMOSトランジスタPCH8のゲート電圧が下がり、PMOSトランジスタPCH8を流れる電流量が増加し、接続点NODE2での電流量も増加する。ここで、NMOSトランジスタNCH9のゲート電圧は基準電圧部31aからの一定電位であり、NMOSトランジスタNCH9のオン抵抗は一定なので、接続点NODE2において電流量が増加すると電圧が上昇する。すなわち、帰還抵抗入力の電圧が上がるとオペアンプの出力も上がる。

【0030】帰還抵抗入力の電圧、すなわちNMOSトランジスタNCH4のゲート電圧が下がると、NMOSトランジスタNCH4を流れる電流量が減少し、接続点NODE1の電圧が上がり、PMOSトランジスタPCH8のゲート電圧が上がり、PMOSトランジスタPCH8を流れる電流量が減少し、接続点NODE2での電流量も減少する。NMOSトランジスタNCH9のオン抵抗は一定なので、接続点NODE2において電流量が減少すると電圧が下がる。すなわち、帰還抵抗入力の電圧が下がるとオペアンプの出力も下がる。

【0031】次に、(B)を参照して低速電圧安定部用のオペアンプについて説明する。PMOSトランジスタPCH1、PCH2及びNMOSトランジスタNCH3、NCH4、NCH7は(A)のものと同じサイズで、同様の構成で配置され接続されている。このオペアンプでは、PMOSトランジスタPCH1とPCH2のゲート電極がPMOSトランジスタPCH2とNMOSトランジスタNCH4の接続点NODE3に接続され、PMOSトランジスタPCH1、NMOSトランジスタNCH3間に設けられた接続点NODE4が出力端子となって切替え手段37aに接続されている。このオペアンプでは(A)におけるバッファ回路のPMOSトランジスタPCH8とNMOSトランジスタNCH9は設けられていない。

【0032】この低速電圧安定部用のオペアンプの動作を説明する。帰還抵抗入力の電圧、すなわちNMOSトランジスタNCH4のゲート電圧が上がると、NMOSトランジスタNCH4を流れる電流量が増加し、接続点

NODE3の電圧が下がり、PMOSトランジスタPCH1,PCH2のゲート電圧が下がり、PMOSトランジスタPCH1,PCH2を流れる電流量が増加し、接続点NODE4での電流量が増加する。ここで、NMOSトランジスタNCH3,NCH7のゲート電圧は基準電圧部31bからの一定電位であり、NMOSトランジスタNCH3,NCH7のオン抵抗は一定なので、接続点NODE4において電流量が増加すると電圧が上昇する。すなわち、帰還抵抗入力の電圧が上がるとオペアンプの出力も上がる。

【0033】帰還抵抗入力の電圧、すなわちNMOSトランジスタNCH4のゲート電圧が下がると、NMOSトランジスタNCH4を流れる電流量が減少し、接続点NODE3の電圧が上がり、PMOSトランジスタPCH1、PCH2のゲート電圧が上がり、PMOSトランジスタPCH1、PCH2を流れる電流量が減少し、接続点NODE4での電流量が減少する。NMOSトランジスタNCH3、NCH7のオン抵抗は一定なので接続点NODE4において電流量が減少すると電圧が下がる。すなわち、帰還抵抗入力の電圧が下がるとオペアンプの出力も下がる。

【0034】(A)に示す高速電圧安定部用のオペアンプと(B)に示す低速電圧安定部用のオペアンプを比較すると、高速電圧安定部用のオペアンプにはバッファ回路としてのPMOSトランジスタPCH8が備えられており、帰還抵抗入力の変動に追従するNODE1における電位の変動をPMOSトランジスタPCH8により増幅してオペアンプ出力としている。これにより、高速電圧安定部用のオペアンプは低速電圧安定部用のオペアンプに比べてPSRR及び負荷過渡特性を向上させている。ただし、高速電圧安定部用のオペアンプの消費電流はPMOSトランジスタPCH8で消費される電流の分だけ、低速電圧安定部用のオペアンプに比べて大きくなる。

【0035】VRの消費電流は主としてオペアンプでの 電流が占める。このため、この電流をシステムの状態に より切り替えても同様の効果が得られる。図5は、第2 の局面の一実施例を示す回路図であり、(A)は全体を 示す回路図、(B)は(A)のオペアンプの構成を示す 回路図である。電源1からの電源を負荷3に安定して供 給すべく、VR41が備えられている。電源1は、VR **41に設けられた入力端子(Vbat)43に接続さ** れ、入力端子43は、PチャネルMOSトランジスタか らなる出力トランジスタ(DRV)45を介して、出力 端子(Vout)47に接続されている。VR21には オペアンプ (OPAMP) 49が備えられており、オペ アンプ49の出力端子は出力トランジスタ45のゲート に接続されている。オペアンプ49の反転入力端子には 基準電圧部(Vref)51から基準電圧が印加され、 非反転入力端子には出力トランジスタ25の出力電圧を

抵抗R1とR2で分圧した電圧が印加され、その分圧された電圧が基準電圧と等しくなるように、出力電圧が制御される。オペアンプ33a及び基準電圧部31aの電源は電源1から供給される。

【0036】(B)を参照してオペアンプ49を詳細に 説明する。一対の差動入力用NMOSトランジスタNC H3,NCH4のドレインがそれぞれPMOSトランジ スタPCH1,PCH2を介して電源1に接続されてい る。PMOSトランジスタPCH1,PCH2のゲート 電極が相互に接続され、いずれか一方の入力用NMOSトランジスタ、例えばNCH4のドレインに接続される ことにより、PMOSトランジスタPCH1,PCH2 が負荷の役割を果たしている。入力用NMOSトランジスタNCH3,NCH4のソースは相互に接続され、並 列に接続されたNMOSトランジスタNCH5,NCH 6を介して接地されている。NMOSトランジスタNC H5,NCH6は電流容量の異なるものであり、NMO SトランジスタNCH5を流れる電流iHの方がNMO SトランジスタNCH6を流れる電流iLよりも大きい

【0037】NMOSトランジスタNCH5, NCH6 のゲート電極をバイアス (BIAS) 又は接地にそれぞ れ独立して接続するスイッチSW1と、SW2を備えた 切替え回路53が設けられている。負荷3には、切替え 回路53に切替え信号を出力する切替え論理回路(切替 えLOGIC) 55が接続されている。切替え回路53 は、切替え論理回路55からの信号に基づいて、CTL 1入力が"H"でスイッチSW1をBIASへ接続 し、"L"でGNDへ接続する。CTL2入力が"H" でスイッチSW2をBIASへ接続し、"L"で、GN Dへ接続する。このようにして、NMOSトランジスタ NCH5, NCH6のゲート電極への電圧印加を制御す る。その制御により、NMOSトランジスタNCH5又 はNCH6を選択することにより、オペアンプ49のバ イアス電流を切り替えることができる。第2の局面の並 列回路は、NMOSトランジスタNCH5, NCH6に より構成され、切替え論理回路は、切替え回路53及び 切替え論理回路55により構成される。この実施例にお いて、破線で囲まれたVR41は1チップ上に形成され ている。

【0038】次にこの実施例の動作を説明する。負荷3がアクティブモードのときは、切替え論理回路55により切替え回路53のCTR入力1に切替え信号"H"が出力され、CTR入力2に切替え信号"L"が出力される。このとき、NMOSトランジスタNCH5がオンになり、NMOSトランジスタNCH6がオフになり、オペアンプ49には大きなバイアス電流が流れ、PSRR及び負荷過渡応答性よく動作する。負荷3がスリープモードのときは、切替え論理回路55により切替え回路53のCTR入力1に切替え信号"L"が出力され、CT

R入力2に切替え信号"H"が出力される。このとき、NMOSトランジスタNCH5がオフになり、NMOSトランジスタNCH6がオンになり、オペアンプ49には小さなバイアス電流が流れ、消費電力を抑制する。

【0039】この実施例でも、図2の実施例と同様に、 負荷3の状態が切り替わるときにはNMOSトランジス タNCH5及びNCH6を同時にオンにするように制御 される。これにより、ノイズの発生を抑制することがで きる。さらにこの実施例でのオフセット電圧は、オペア ンプ49のNMOSトランジスタNCH5, NCH6の オフセット電圧のみであり、切替え前後の出力電圧差を さらに小さくできる。さらに、基準電圧、抵抗及びオペ アンプの一部も共通化できるので、さらに小面積にする ことができる。

[0040]

【発明の効果】本発明の第1の局面にかかる定電圧電源 は、消費電流は大きいがリップル除去率や負荷過渡応答 性の優れた第1の定電圧回路と、リップル除去率や負荷 過渡応答性は劣るが消費電流が少ない第2の定電圧回路 とを備え、出力トランジスタを共通にし、それぞれのオ ペアンプごとに、オペアンプの出力端子と出力トランジ スタとの接続を切り替える切替え手段を備えて、切替え 論理回路により切替え手段を制御して、負荷が動作状態 のときは第1の定電圧回路のオペアンプが出力トランジ スタに接続し、負荷が待機状態のときは第2の定電圧回 路のオペアンプが出力トランジスタに接続するようにし たので、消費電流を抑制することができる。さらに、出 カトランジスタは第1の定電圧回路と第2の定電圧回路 とで共通なので、1チップにする場合のチップ面積の増 大を抑制することができる。さらに、切替え手段は出力 トランジスタのゲート電極に印加する電圧の接続及び切 断の切替えを制御するものなので小さな面積で実現する ことができ、1チップにする場合にチップ面積が増大す る程度を抑制することができる。

【0041】さらに、第1のオペアンプと第2のオペアンプは同じ回路構成をなし、第1のオペアンプは第2のオペアンプよりも電流供給能力の大きいトランジスタを使用するようにすると、第1のオペアンプ及び第2のオペアンプ、ひいては定電圧電源の構成が簡単になる。さらに、第1のオペアンプは第2のオペアンプに比べて出力段に電流供給能力の大きいバッファトランジスタを備えているようにすると、第1のオペアンプと第2のオペアンプはバッファトランジスタを除いた部分を同一とすることができるので、製造が容易になる。

【0042】さらに、切替え論理回路は、負荷の状態が切り替わる際、両方の定電圧回路のオペアンプがともに出力トランジスタに接続されている期間が存在するように、切替え手段を制御すると、定電圧回路切替え時において、ノイズを抑制することができる。さらに、第1の定電圧回路及び第2の定電圧回路にそれぞれ貫通電流を

断続する断続回路が設け、切替え論理回路は、負荷が動 作状態のときは第1の定電圧回路の断続回路がオン、第 2の定電圧回路の断続回路がオフとなり、負荷が待機状 態のときは第1の定電圧回路の断続回路がオフ、第2の 定電圧回路の断続回路がオンとなるように断続回路も制 御するようにすると、第1又は第2の定電圧回路の非選 択時における消費電流をさらに抑制することができる。

【0043】本発明の第2の局面にかかる定電圧電源 は、オペアンプの電流経路に電流容量の異なる2つのト ランジスタからなる並列回路を設け、負荷が動作状態の ときは並列回路のトランジスタは電流容量の大きい方の トランジスタがオンとなっており、負荷が待機状態のと きは並列回路のトランジスタは電流容量の小さい方のト ランジスタがオンとなっているように並列回路を制御す ることにより、定電圧回路の消費電流を負荷が動作状態 のときは大きくし、負荷が待機状態のときは小さくする ようにしたので、消費電流を抑制することができる。こ の場合、オペアンプ及び出力トランジスタを1組しか備 えていないので、1チップにする場合のチップ面積の増 大を抑制することができる。さらに、この場合にも、切 替え論理回路は、負荷の状態が切り替わった後、並列回 路の両方のトランジスタがともにオンとなっている期間 が存在するように、並列回路を制御するようにすると、 並列回路切替え時において、出力トランジスタの出力の ノイズを抑制することができる。

【図面の簡単な説明】

【図1】 高速VRと低速VRとを備えた予想される定 電圧電源を示す回路図である。

【図2】 第1の局面の一実施例を示す回路図である。

同実施例の高速電圧安定部及び低速電圧安定 部の動作シーケンスを示す波形図である。

【図4】 同実施例の高速電圧安定部及び低速電圧安定 部のオペアンプの構成例を示す回路図であり、(A)は 高速電圧安定用のオペアンプ、(B)は低速電圧安定用 のオペアンプを示す。

【図5】 第2の局面の一実施例を示す回路図である。 【符号の説明】

電源

3 負荷

21, 41 定電圧回路(VR)

23, 43 入力端子

25, 45 出力トランジスタ

27.47 出力端子

29 a 高速電圧安定部

29 b 低速電圧安定部

31a, 31b, 51 基準電圧部

33a, 33b, 49 オペアンプ

35a, 35b 断絶回路

37a, 37b 切替え手段

39,55 切替え論理回路

53 切替え回路

R1, R2, R3, R4 抵抗

PCH1, PCH2

PMOSトランジスタ

NCH3, NCH4

差動入力用NMOSトランジ

スタ


PCH5, PCH6


NMOSトランジスタ


SW1, SW2

スイッチ

【図1】







【図5】

